當(dāng)前位置：
首頁 »
全站搜索 »
搜索：pll晶振電路
- [技術(shù)支持]鎖相環(huán)設(shè)計(jì)中的VCXO Oscillator性能權(quán)衡2019年07月24日 17:12
- 許多VCXOs是低帶寬PLL的關(guān)鍵組件.這種PLL通常用于電信、視頻、音頻、網(wǎng)絡(luò)和儀器儀表應(yīng)用中的同步和/或抖動(dòng)清除.本應(yīng)用筆記描述了鎖相環(huán)設(shè)計(jì)中關(guān)鍵VCXO石英晶體振蕩器特定性能參數(shù)之間的關(guān)系及其權(quán)衡.鑒頻鑒相器比較輸入時(shí)鐘和輸出時(shí)鐘的相位,并基于相位差產(chǎn)生周期性誤差信號(hào).該周期性信號(hào)通過環(huán)路濾波器進(jìn)行低通濾波,并作為模擬控制電壓傳遞給VCXO輸入端.VCXO輸出頻率由控制輸入電壓控制,并與其大致成比例.輸出頻率將隨著控制電壓的變化而變化,直到產(chǎn)生的相位誤差能量被驅(qū)動(dòng)為零.在上面所示的常見情況下,VCXO石英晶振產(chǎn)生的輸出頻率和反饋給功率因數(shù)校正的頻率之間存在一個(gè)分頻比.這導(dǎo)致參考頻率的有效乘以N.
-
閱讀（560）
標(biāo)簽：
