為什么晶振會(huì)出現(xiàn)頻偏,用什么方法可以最大化縮小其影響
為什么晶振會(huì)出現(xiàn)頻偏,用什么方法可以最大化縮小其影響
晶振乃是頻率控制元器件,但是它的頻點(diǎn)會(huì)出現(xiàn)上下浮動(dòng),因?yàn)樯a(chǎn)技術(shù)和固有屬性的原因,將石英晶振產(chǎn)品的頻點(diǎn)固定在一個(gè)特定值上是不現(xiàn)實(shí)的,所以就有了頻率公差的出現(xiàn),即使現(xiàn)在有的晶振產(chǎn)品,如溫補(bǔ)晶振的頻差已經(jīng)做到了最高0.5ppm的樣子,但依舊無法實(shí)現(xiàn)完全固定,那么為什么會(huì)出現(xiàn)這種頻偏現(xiàn)象呢,我們應(yīng)該如何縮小其影響呢?
如果石英晶振實(shí)際振蕩頻率從標(biāo)稱頻率偏移,則將考慮以下原因:
1.晶體單元的實(shí)際驅(qū)動(dòng)電平超過其指定的最大值.
2.實(shí)際負(fù)載電容與規(guī)范中的指定值不同
3.振蕩不正常
3-1、晶體單元的實(shí)際驅(qū)動(dòng)電平超過其指定的最大值.
重要的是晶體單元的實(shí)際驅(qū)動(dòng)電平在驅(qū)動(dòng)電平規(guī)范內(nèi).過高的驅(qū)動(dòng)電平可能導(dǎo)致更高的振蕩頻率或更大的R1.如果要將驅(qū)動(dòng)器級(jí)別調(diào)低,可以采取以下措施.具體操作可參閱”是什么原因?qū)е碌?/span>石英晶體振蕩頻率隨溫度漂移不正常?”
3-2、實(shí)際負(fù)載電容與規(guī)范中的指定值不同
晶體單元的振蕩頻率按照其規(guī)范中規(guī)定的負(fù)載電容進(jìn)行分類.因此,如果有源晶振晶體的實(shí)際負(fù)載電容與規(guī)范中規(guī)定的負(fù)載電容不同,則實(shí)際振蕩頻率可能與晶體單元的標(biāo)稱頻率不同.您可以通過以下措施調(diào)整此頻率差異.
措施1: 調(diào)整外部負(fù)載電容
為了改變外部負(fù)載電容,實(shí)際振蕩頻率變低.如果外部負(fù)載電容很大,請(qǐng)注意振蕩裕度會(huì)很低.通過大的外部負(fù)載電容,振蕩幅度可能很小.
措施2: 改變指定不同負(fù)載電容的晶體單元
為了應(yīng)用具有大負(fù)載電容的晶振晶體單元,實(shí)際振蕩頻率變高.例如:你需要30MHz的頻率,并使用規(guī)定頻率為30MHz的晶體單元作為負(fù)載電容,額定頻率為6pF.但是你確認(rèn)實(shí)際振蕩從30MHz低至30ppm.
實(shí)際電路板上的負(fù)載電容似乎大于6pF.所以你用8pF作為負(fù)載電容改變指定30MHz的晶體單元.通過這種變化,實(shí)際振蕩頻率從30MHz低至5ppm,您可以調(diào)整頻率差.
3-3、振蕩不正常
振蕩電路可能不在晶體單元的標(biāo)稱頻率附近工作.
它被稱為“不規(guī)則振蕩”,如果C-MOS逆變器不是非緩沖型,可能會(huì)發(fā)生這種情況.通過調(diào)節(jié)阻尼電阻和外部負(fù)載電容,可以減少不規(guī)則振蕩的可能性.為了從根本上解決這個(gè)問題,需要應(yīng)用具有非緩沖型C-MOS逆變器的IC.
當(dāng)發(fā)現(xiàn)不規(guī)則振蕩時(shí),請(qǐng)聯(lián)系IC制造商確認(rèn)C-MOS逆變器是否為非緩沖型.如果您考慮的IC不是非緩沖型,請(qǐng)考慮將IC更換為具有非緩沖型C-MOS逆變器的替代型IC.
為什么貼片晶振會(huì)出現(xiàn)頻偏,用什么方法可以最大化縮小其影響.
“推薦閱讀”
【責(zé)任編輯】:壹兆電子版權(quán)所有:http://ellentracy.cn轉(zhuǎn)載請(qǐng)注明出處
相關(guān)技術(shù)支持
- Pletronics低功耗SM2245KE-32.768K-T3K晶體振蕩器的精度和功率效率
- ACT艾西迪SY00003GIHD‐PF晶體術(shù)語的A到Z技術(shù)論文
- CRYSTEK振蕩器CCPD-575X-20-80.000晶體負(fù)載計(jì)算
- LV-PECL石英晶振,LV-LVDS晶振,LV-PECL振蕩器,LVDS-HCSL普通有源晶振貼片四腳/而差分有源晶振則是貼片六腳
- 泰藝開發(fā)的壓控溫補(bǔ)振蕩器VC-TCXO,適合用于手機(jī)TXEADCSANF-26.000000
- Abracon晶振開發(fā)AX5系列的有源振蕩器AX5PAF1-26.00000,支持差分輸出
- 晶振輸出邏輯對(duì)頻率有什么影響,又怎樣盡可能降低抖動(dòng)?
- 為什么晶振會(huì)出現(xiàn)頻偏,用什么方法可以最大化縮小其影響
- 鎖相環(huán)設(shè)計(jì)中的VCXO Oscillator性能權(quán)衡
- SMD與DIP封裝的石英振蕩器規(guī)格應(yīng)用